

**Semiconductor laser device, manufacturing method thereof, and laser bar locking apparatus**

Patent Number: ☐ [US2003122136](#)  
Publication date: 2003-07-03  
Inventor(s): OSHIMA NOBORU (JP)  
Applicant(s): SHARP KK (JP)  
Requested Patent: ☐ [JP2003198044](#)  
Application Number: US20020327960 20021226  
Priority Number(s): JP20010397556 20011227  
IPC Classification: H01L27/15  
EC Classification:  
Equivalents: CN1428904

---

**Abstract**

---

A semiconductor laser chip has an active layer, an allover electrode forming a lower face of the laser chip and a light emitting end surface of the laser chip. A Si thin film is formed on the light emitting end surface of the laser chip. An upper Si thin film is formed on an upper portion of the light emitting end surface and a lower Si thin film is formed on a lower portion thereof. The lower Si thin film is smaller in thickness than the upper Si thin film. Smaller thickness of the lower Si thin film prevents a component of the allover electrode from diffusing into the upper Si thin film that covers the active layer. Thus, decrease of a maximum optical output value is prevented, and reliability of the laser chips is increased

---

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2003-198044

(P2003-198044A)

(43) 公開日 平成15年7月11日 (2003.7.11)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テーマコード <sup>*</sup> (参考)
H 0 1 S 5/028		H 0 1 S 5/028	5 F 0 4 5
H 0 1 L 21/205		H 0 1 L 21/205	5 F 0 7 3

審査請求 未請求 請求項の数 9 O L (全 12 頁)

(21) 出願番号 特願2001-397556(P2001-397556)

(22) 出願日 平成13年12月27日 (2001. 12. 27)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 大島 昇

大阪府大阪市阿倍野区長池町22番22号 シ  
ャープ株式会社内

(74) 代理人 100062144

弁理士 青山 葆 (外2名)

Fターム(参考) 5F045 CA12 EA04

5F073 AA83 CA05 CB20 DA33 DA35


EA28

(54) 【発明の名称】 半導体レーザ素子およびその製造方法、並びに、レーザバー固定装置

(57) 【要約】

【課題】 最高光出力値の低下を阻止して、半導体レーザチップの信頼性を向上させることができる半導体レーザ素子およびその製造方法、並びに、レーザバー固定装置を提供する。

【解決手段】 半導体レーザチップ1は活性層2を有する。半導体レーザチップ1の下面には全面電極6が設けられ、半導体レーザチップ1の光出射端面1a、1bにはSi薄膜7、8が設けられている。Si薄膜7、8の活性層2を覆う部分7a、8aの膜厚より、この活性層2を覆う部分7a、8aと半導体レーザチップ1の下面との間のSi薄膜7、8の部分7b、8bの膜厚が薄くなっている。



(2)

## 【特許請求の範囲】

【請求項1】 下面に全面電極が設けられ、活性層を有する半導体レーザチップと、

上記半導体レーザチップの光出射端面上に形成されたSi薄膜と、

上記Si薄膜上に形成され、所定の反射率を有する保護膜とを備え、

上記Si薄膜の上記活性層を覆う部分の膜厚より、この活性層を覆う上記部分と上記半導体レーザチップの下面との間の上記Si薄膜の部分の膜厚が薄くなっていることを特徴とする半導体レーザ素子。

【請求項2】 請求項1に記載の半導体レーザ素子において、

上記Si薄膜の上記活性層を覆う部分と、上記半導体レーザチップの下面との間の上記Si薄膜の部分の膜厚が10Å以下であることを特徴とする半導体レーザ素子。

【請求項3】 下面に全面電極が設けられ、活性層を有する半導体レーザチップと、

上記半導体レーザチップの光出射端面上に形成されたSi薄膜と、

上記Si薄膜上に形成され、所定の反射率を有する保護膜とを備え、

上記Si薄膜の上記活性層を覆う部分と、上記半導体レーザチップの下面との間には、上記保護膜のみからなる遮断領域が設けられていることを特徴とする半導体レーザ素子。

【請求項4】 請求項1に記載の半導体レーザ素子において、

上記遮断領域は上記半導体レーザチップの下面に連なっていることを特徴とする半導体レーザ素子。

【請求項5】 請求項1乃至4のいずれか1つに記載の半導体レーザ素子において、

上記全面電極は金電極であることを特徴とする半導体レーザ素子。

【請求項6】 請求項1乃至5のいずれか1つに記載の半導体レーザ素子の製造方法であって、

上記Si薄膜を形成するときに、上記Si薄膜の上記活性層を覆う部分と、上記半導体レーザチップの下面との間を遮蔽部材で遮蔽することを特徴とする半導体レーザ素子の製造方法。

【請求項7】 下面に全面電極が設けられ、活性層を有するレーザバーを固定するレーザバー固定装置であって、

上記レーザバーの全面電極と接触して上記レーザバーを搭載する平坦部と、

上記レーザバーの下面近傍の光出射端面を遮蔽し、かつ、上記活性層の位置より低くなるように、上記平坦部の側方に設けられた遮蔽部とを備えたことを特徴とするレーザバー固定装置。

【請求項8】 請求項7に記載のレーザバー固定装置に

において、

上記平坦部に、上記レーザバーを吸着固定するための真空吸着穴が設けられていることを特徴とするレーザバー固定装置。

【請求項9】 請求項7または8に記載のレーザバー固定装置において、

上記平坦部の幅は、上記レーザチップの共振器長に約50μm〜80μmを加えた長さであることを特徴とするレーザバー固定装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体レーザ素子およびその製造方法、並びに、レーザバー固定装置に関する。

【0002】

【従来の技術】図10に示すように、半導体レーザ素子の多くは、例えばGaAsレーザチップ101の光出射端面101a、101bに、互いに等しい反射率を有する保護膜103、104を設けて構成されている。この場合、上記光出射端面101aおよび光出射端面101bからの光出力は共にPoとなる。なお、102はGaAsレーザチップ101の活性層を示している。上記保護膜103、104がAl<sub>2</sub>O<sub>3</sub>で構成されている場合、例えば、保護膜103、104の屈折率を1.60とし、GaAsレーザチップ101の屈折率を3.50として計算すると、保護膜103、104の膜厚を変化させることによって、図11に示すように保護膜103、104の反射率が変化する（但し、レーザ発振波長λ=7800Å）。

【0003】上記保護膜103、104の厚さにかかわらず、保護膜103、104はGaAsレーザチップ101より反射率が小さく、保護膜103、104の光学的膜厚がλ/4の奇数倍になったとき、保護膜103、104の反射率は最小となり、保護膜103、104の光学的膜厚がλ/2の整数倍になったとき、保護膜103、104の反射率はGaAsレーザチップ101の反射率に最も近くなる。これは、上記保護膜103、104の屈折率がGaAsレーザチップ101の屈折率より小さいためである。

【0004】一方、上記保護膜103、104の屈折率がGaAsレーザチップ101の屈折率より大きい場合、例えばSi膜を保護膜として用いた場合、そのSi膜の厚さにかかわらず、Si膜はGaAsレーザチップ101より反射率が大きくなり、Si膜の光学的膜厚がλ/4の奇数倍になったとき、Si膜の反射率は最大となり、Si膜の光学的膜厚がλ/2の整数倍のとき、Si膜の反射率はGaAsレーザチップ101の反射率に最も近くなるような変化を示す。

【0005】また、図12に示すように、例えば光出力20mW以上の高出力レーザの半導体レーザ素子の場

(3)

3

合、レーザチップ111の反射率より小さい反射率の保護膜113を前側の光出射端面(主出射面)111aに設けると共に、レーザチップ111の反射率より大きい反射率の保護膜114を後側の光出射端面111bに設けている。これにより、上記レーザチップ111の前側の光出射端面111aからの光出力 $P_f$ が、レーザチップ111の後側光出射端面111bからの光出力 $P_r$ よりも高くなる。例えば、上記光出射端面111a上の保護膜113は、膜厚が約700~1600Åになるように $Al_2O_3$ で形成して、反射率を約15%以下に設定する。なお、図12において、112はレーザチップ111の活性層を示している。

【0006】また、上記光出射端面111b上の保護膜114は、レーザチップ111の屈折率より大きい膜であっても、1層では十分高い反射率が得られないため、複数の層で構成されている。具体的には、上記保護膜114は、第1層114a~第5層114eからなっている。上記第1層114a、第3層114cは厚さ $\lambda/4$  ( $\lambda$ :レーザ発振波長)の $Al_2O_3$ 膜であり、第2層114b、第4層114dは厚さ $\lambda/4$ のアモルファスSi膜であり、第5層114eは厚さ $\lambda/2$ の $Al_2O_3$ 膜である。これにより、上記保護膜114は約85%以上の反射率を得ている。

【0007】以下、従来の半導体レーザ素子の製造方法について説明する。

【0008】まず、図13に示す半導体レーザウェハ100において、特定のレーザチップの電極115と、このレーザチップに隣接するレーザチップの電極115との間に、発光部(チャネル)116と直交する方向に劈開線117をスクライブにより形成した後、半導体レーザウェハ100を劈開する。これにより、上記半導体レーザウェハ100から、図14に示すレーザバー(バー状態のレーザチップ)121を得る。

【0009】次に、図15に示すようなレーザバー固定装置150に、電極面を重ねるようにしてレーザバー121をセットする。この時、すべてのレーザバー121において、レーザチップの前側および後側の出射面の向きが同じになるように、レーザバー121をレーザバー固定装置150にセットする。

【0010】次に、上記レーザバー固定装置150に固定されたレーザバー121の光出射端面に所定の反射率を有する保護膜の形成を行う。この場合、一般的には図16に示すような真空蒸着装置170が用いられる。この真空蒸着装置170は、チャンバー171内に、蒸発源172と、先に述べたレーザバー固定装置150を保持するための回転ホルダー173と、この回転ホルダー173の近傍に配置された蒸着膜厚モニター用の水晶振動子174とを備えている。

【0011】以下、上記保護膜の形成手順について説明する。

4

【0012】まず、上記チャンバー171内をダクト175を介して排気して、チャンバー171内を真空にする。そして、上記チャンバー171内の真空度が所定値になった後、蒸発源172に入れた蒸着材料176を電子ビーム等で加熱して蒸発させて、レーザバー121の一方の光出射端面に保護膜を蒸着する。

【0013】その後、上記回転ホルダー173を180°回転させ、蒸着材料176を電子ビーム等で加熱して再び蒸発させて、レーザバー121の他方の光出射端面に保護膜を蒸着する。上記レーザバー121の両方の光出射端面に保護膜を形成する時の形成速度(蒸着レート)は、蒸着完了までの間、ほぼ一定となるように制御される。蒸着レートは加熱温度により制御されるので、電子ビーム蒸着場合には電子ビームの強度により制御される。また、抵抗加熱の場合には抵抗体に流す電流量で制御されることは良く知られたとおりである。この際、蒸着レートは蒸着材料が $Al_2O_3$ の場合、数Å~30Å/secの間で設定されるのが一般的である。なお、蒸着は水晶振動子174にて保護膜の膜厚をモニターしながら行い、所定の膜厚に達した時点で蒸着を停止する。

【0014】このような蒸着にてレーザチップの端面の保護膜を形成する場合、蒸着開始直後から、保護膜の材料である酸化物( $Al_2O_3$ )より分解発生する酸素分子の分圧が高くなる。この酸素がレーザチップの端面と衝突あるいは結びつく事によって、レーザチップの端面にダメージを与える可能性が高い。また、上記レーザチップの活性層と、この活性層の近傍層とがアルミを含んでいる組成の場合、そのダメージは更に大きくなると考えられる。つまり、上述のようにして作製した半導体レーザ素子を高出力で動作させると、必要とされる信頼性が得られない場合があった。

【0015】このような問題を解決する方法としては、図17に示すように、レーザチップ111の前側の光出射端面111aに約20Å程度のSi薄膜123を蒸着した後、このSi薄膜123上に保護膜133を形成する方法がある。この場合、蒸着時の材料分解により酸素の発生することのないSi薄膜123を先に形成することで蒸着開始直後より酸素分圧が低い状態でレーザ111の端面近傍の成膜が行えるため、前述した端面近傍でのダメージを抑えることができ、高出力動作での信頼性を十分確保できるという長所がある。

【0016】

【発明が解決しようとする課題】ところで、図17の半導体レーザ素子は、図18(a)、(b)に示すように、レーザチップ111の上面、下面に金電極115、118を設けている。

【0017】上記レーザチップ111の上面側の金電極115は、レーザチップ111の前側の光出射端面111aとレーザチップ111の後側の光出射端面111bとを区別する目的で、光出射端面111a側の幅が光出

(4)

5

射端面111b側の幅より小さくなるような形のパターンで形成されている。そして、上記金電極115はレーザチップ111の上面より小さく形成され、金電極115の周縁とレーザチップ111の上面の周縁とは重なっていない。

【0018】一方、上記レーザチップ111の下面側の金電極116の表面がダイボンド面となり、レーザチップ111の下面全てを被覆している。すなわち、上記金電極116はいわゆる金べた電極となっている。この場合、上記金電極116がべた電極となっているため、図18(b)に示すAの箇所、金電極116とSi薄膜123とが接触してしまう。その結果、図19(a)～(b)に示すように、蒸着中の加熱によって金電極116の金がSi薄膜123の方へ拡散する場合がある。なお、図19(a)～(c)ではSi薄膜123、保護膜133は図示しておらず、119、120は金の拡散領域を示している。

【0019】上記Si薄膜123の厚さが40Å程度の場合には、図19(c)に示すように、金の拡散領域120が発光点121に達する場合がほとんどとなる。また、上記Si薄膜123の厚さが20Å程度の場合でも、金の拡散領域119が発光点121に達する場合もある。

【0020】このように、金の拡散領域119、120が発光点121に達してしまった場合、図20(a)、(b)に示すように、最高光出力値(いわゆるCOD(光学損傷)レベル)は、金の拡散がない場合に比べて約半分以下の値となり、レーザチップ111の信頼性が極端に低くなるという問題が発生する。

【0021】この問題の対策としては、レーザチップ111の上面側の金電極115のように、金電極116の周辺部の金を除去することにより、金電極116とSi薄膜123とが接触しないようにする手法もあるが、金電極116の周縁部の金を除去するためのパターンを形成する作業は複雑で手間が掛かってしまう。

【0022】そこで、本発明の目的は、最高光出力値の低下を阻止して、半導体レーザチップの信頼性を向上させることができる半導体レーザ素子およびその製造方法、並びに、レーザバー固定装置を提供することにある。

【0023】

【課題を解決するための手段】上記目的を達成するため、本発明の半導体レーザ素子は、上記半導体レーザチップの光出射端面上に形成されたSi薄膜と、上記Si薄膜上に形成され、所定の反射率を有する保護膜とを備え、上記Si薄膜の上記活性層を覆う部分の膜厚より、この活性層を覆う上記部分と上記半導体レーザチップの下面との間の上記Si薄膜の部分の膜厚が薄くなっていることを特徴としている。

【0024】上記構成の半導体レーザ素子によれば、上

6

記Si薄膜の活性層を覆う部分と、上記半導体レーザチップの下面との間に存在するSi薄膜の部分の膜厚が、その活性層を覆う部分の膜厚より薄くなっていることにより、Si薄膜の活性層を覆う部分へ向かう全面電極の構成元素の拡散が抑制される。すなわち、上記全面電極の構成元素がSi薄膜の活性層を覆う部分に拡散しない。したがって、最高光出力値の極端な低下がなく、半導体レーザチップの信頼性を向上させることができる。

【0025】一実施形態の半導体レーザ素子は、上記Si薄膜の上記活性層を覆う部分と、上記半導体レーザチップの下面との間の上記Si薄膜の部分の膜厚が10Å以下である。

【0026】また、本発明の半導体レーザ素子は、下面に全面電極が設けられ、活性層を有する半導体レーザチップと、上記半導体レーザチップの光出射端面上に形成されたSi薄膜と、上記Si薄膜上に形成され、所定の反射率を有する保護膜とを備え、上記Si薄膜の上記活性層を覆う部分と、上記半導体レーザチップの下面との間には、上記保護膜のみからなる遮断領域が設けられていることを特徴としている。

【0027】上記構成の半導体レーザ素子によれば、上記Si薄膜の活性層を覆う部分と、半導体レーザチップの下面との間に、保護膜のみからなる遮断領域を設けていることにより、Si薄膜の活性層を覆う部分へ向かう全面電極の構成元素の拡散が遮断される。すなわち、上記全面電極の構成元素がSi薄膜の活性層を覆う部分に拡散しない。したがって、最高光出力値の極端な低下がなく、半導体レーザチップの信頼性を向上させることができる。

【0028】一実施形態の半導体レーザ素子において、上記遮断領域は上記半導体レーザチップの下面に連なっている。

【0029】一実施形態の半導体レーザ素子において、上記全面電極は金電極である。

【0030】また、本発明の半導体レーザ素子の製造方法は、上記半導体レーザ素子の製造方法であって、上記Si薄膜を形成するときに、上記Si薄膜の上記活性層を覆う部分と、上記半導体レーザチップの下面との間を遮蔽部材で遮蔽することを特徴としている。

【0031】また、本発明のレーザバー固定装置は、下面に全面電極が設けられ、活性層を有するレーザバーを固定するレーザバー固定装置であって、上記レーザバーの全面電極と接触して上記レーザバーを搭載する平坦部と、上記レーザバーの下面近傍の光出射端面を遮蔽し、かつ、上記活性層の位置より低くなるように、上記平坦部の側方に設けられた遮蔽部とを備えたことを特徴としている。

【0032】一実施形態のレーザバー固定装置は、上記平坦部に、上記レーザバーを吸着固定するための真空吸着穴が設けられている。

(5)

7

【0033】一実施形態のレーザバー固定装置において、上記平坦部の幅は、上記レーザチップの共振器長に約 $50\mu\text{m}$ ～ $80\mu\text{m}$ を加えた長さである。

【0034】

【発明の実施の形態】（実施の形態1）以下、本発明の実施の形態1の半導体レーザ素子の製造方法について説明する。

【0035】まず、図1(a)に示すように、レーザウェハから劈開によって得られたレーザバー21を、レーザバー固定装置50の平坦部51に搭載する。この時、上記レーザバー21の上面に設けられた金電極5を上側に向けて、レーザバー21を平坦部51に搭載する。このため、上記レーザバー21の下面に設けられ、金からなる全面電極26（図3(a)参照）が平坦部51に接触する。この平坦部51の両側には、遮蔽部および遮蔽部材としての複数の遮蔽壁52が設けられている。また、図1(b)に示すように、遮蔽壁52の高さHはレーザバー21の発光層22の高さよりも低くなるように設計されている。この活性層22はGaAlAsからなっている。つまり、上記活性層22の組成はアルミを含む組成である。

【0036】次に、上記レーザバー21をセットしたレーザバー固定装置50を、図2に示すように、CVD成膜装置70の成膜室71内の成膜用ステージ72に載せる。

【0037】引き続いて、上記レーザバー21の光出射端面21a、21b上に、図3(a)～(c)に示すように、Si薄膜27、28、保護膜23、24を順次形成する。

【0038】以下、上記Si薄膜27、28の成膜について具体的に説明する。

【0039】まず、上記CVD装置40を用いて、図3(a)に示すように、レーザバー21の光出射端面21a、21bに、膜厚約 $20\text{\AA}$ のSi薄膜27、28を $1\text{\AA}/\text{sec}$ 以下の成膜速度で成膜する。この時、上記光出射端面21a、21bにおいて、活性層22を除いたレーザバー21の下面近傍の下部21a'、21b'は、レーザバー固定装置50の遮蔽壁52により遮蔽されている。このため、上記光出射端面21a、21bの下部21a'、21b'上にSi薄膜が形成されにくく、Si薄膜27、28の下部21a'、21b'上の部分の膜厚は $10\text{\AA}$ 以下程度となる。これに対して、上記Si薄膜27、28において、レーザバー21の上面近傍の部分、および、Si薄膜27、28の活性層22を覆う部分の膜厚は約 $20\text{\AA}$ となる。

【0040】このように、上記Si薄膜27、28の成膜はCVD法で行っているため、比較的酸素の分圧が低い状態でSi薄膜27、28が形成され、光出射端面21a、21bの酸化による劣化を抑えられる。

【0041】また、上記Si薄膜27、28と全面電極

8

26とがAの箇所互いに接触するが、Si薄膜27、28の上記下部21a'、21b'上の部分の膜厚が $10\text{\AA}$ 以下程度と薄くなっているため、蒸着中の加熱等により全面電極26の金がSi薄膜27、28の下部21a'、21b'上の部分に拡散しない。したがって、上記全面電極26の金がSi薄膜27、28に拡散するのを阻止することができる。

【0042】また、図3(a)～(c)では図示していないが、Si薄膜27、28の形成時には、図1(b)に示すように、金電極5上にもSi薄膜29が形成される。しかし、上記金電極5上のSi膜29は、除去しなければならない不要な膜であり、全ての成膜作業が完了した後、除去される。このSi薄膜29の除去方法については後述する。

【0043】そして、上記Si薄膜27、28の成膜を完了した後、残り全ての保護膜の成膜を真空蒸着法で行う。

【0044】まず、上記CVD装置40からレーザバー固定装置20を取り出し、レーザバー固定装置20からレーザバー21を取り外す。

【0045】その後、図15に示す従来のレーザバー固定装置150に、電極面を重ねるようにして複数のレーザバー21をセットする。この時、全てのレーザバー21は、前側の光出射端面（主出射面）21aが互いに同じ向きとなるようにセットされる。

【0046】次に、上記従来のレーザバー固定装置150に固定されたレーザバー21の光出射端面21a、21bに所定の反射率を有する保護膜の形成を、図13に示す真空蒸着装置170で行う。最初、上記従来のレーザバー固定装置150は、レーザバー21の光出射端面21aが蒸着源172へ向くように、チャンバー171内の回転ホルダー173にセットされる。

【0047】そして、上記チャンバー171内をダクト11を介して排気し、チャンバー171内が所定の真空度に達した時、蒸着源172より蒸着材料176を蒸発させて、図3(b)、(c)に示す保護膜23、24を形成する。

【0048】以下、上記保護膜23、24の成膜について具体的に説明する。

【0049】まず、図3(b)に示すように、レーザバー21の前側のSi薄膜27上に、所定の膜厚まで保護膜23を成膜する。この保護膜23をAl<sub>2</sub>O<sub>3</sub>で形成する場合、つまり蒸着材料176がAl<sub>2</sub>O<sub>3</sub>の場合、成膜速度は $30\text{\AA}/\text{sec}$ 以下程度が適切である。

【0050】上記保護膜23を成膜中の間、蒸着材料176より酸素が分解発生するため、酸素分圧が大きくなっているが、先に述べたとおり、すでに光出射端面21a上にSi薄膜27を成膜した後であるため、酸素がレーザ端面である光出射端面21aと直接衝突もしくは結びつく事がない。

9

【0051】次に、上記レーザバー21の前側の保護膜23の成膜を完了した後、図13に示す回転ホルダー173を180°回転させることにより、レーザバー21の後側の光出射端面21bを蒸着源172に対向させる。そして、図3(c)に示すように、上記レーザバー21の後側の光出射端面21bにも所定の膜厚まで保護膜24を成膜する。この保護膜24の形成方法および効果は、先に述べた光出射端面21a上の保護膜23の形成方法および効果と全く同様である。

【0052】なお、上記保護膜23、24の反射率については、保護膜23、24とレーザバー21との間にSi薄膜27、28を挟んでいるため、図8に示す反射率特性の変化が考えられるが、Si薄膜27、28が約20Å程度の場合その変化は無視できる。また、上記反射率特性が変化した場合でも、保護膜23、24の厚さを調整することで所望の反射率に合わせることは可能である。

【0053】このように、上記Si薄膜27、28上に保護膜23を形成した後、図1(b)に示す金電極5上の不要なSi薄膜29を除去する。

【0054】以下、上記Si薄膜29の除去方法について説明する。

【0055】まず、全ての保護膜27、28の形成が完了した後、図15に示す従来のレーザバー固定装置500から、全てのレーザバー21を取り外す。

【0056】次に、図4(a)に示すように、ガラスあるいはSi等の基板10上に、レジストあるいはワックス等の端面保護材11を薄く塗布した後、この端面保護材11上にレーザバー21を搭載する。この時、上記端面保護材11は自然と保護膜27の表面を這い上がるため、保護膜27、28は端面保護材202によって保護される。

【0057】次に、上記端面保護材11を硬化させた後、ウェットエッチング等の手法により、図4(b)に示すように、金電極5上の不要なSi膜29を除去する。

【0058】最後に、上記端面保護材11を除去し、基板10からレーザバー21を取り外す。

【0059】このようにして形成されたSi薄膜27、28および保護膜23、24を有するレーザバー21を分割することにより、本実施の形態1の半導体レーザ素子を複数得ることができる。

【0060】図5に、上記半導体レーザ素子の模式断面図を示す。

【0061】上記半導体レーザ素子は、半導体レーザチップ1と、この半導体レーザチップ1の光出射端面1a、1b上に形成されたSi薄膜7、8と、このSi薄膜7、8上に形成され、所定の反射率を有する保護膜3、4とを備えている。

【0062】上記半導体レーザチップ1はGaAlAs

(6)

10

からなる活性層2を有している。また、上記半導体レーザチップ1の上面には、所定の形状にパターンニングされた金電極5を設けている。一方、上記半導体レーザチップ1の下面には、金からなる全面電極6を設けている。

【0063】上記Si薄膜7、8の活性層2を覆う部分7a、8aの膜厚より、この活性層2を覆う部分7a、8aと半導体レーザチップ1の下面との間のSi薄膜7、8の部分7b、8bの膜厚が薄くなっている。具体的には、上記Si膜7、8の活性層2を覆う部分7a、8aの膜厚は例えば約20Åである。そして、上記活性層2を覆う部分7a、8aと半導体レーザチップ1の下面との間におけるSi薄膜7、8の部分7b、8bの膜厚は例えば10Å以下程度である。

【0064】上記構成の半導体レーザ素子は、Si薄膜7、8に金が拡散していないので、最高光出力値の極端な低下がなく、半導体レーザチップ1の信頼性が高くなっている。

【0065】上記実施の形態1では、上記活性層2を覆う部分7a、8aと半導体レーザチップ1の下面との間にSi薄膜が形成されていたが、Si薄膜を形成しなくてもよい。つまり、図6に示すように、Si薄膜37、38の活性層2を覆う部分と、半導体レーザチップ1の下面との間には、保護膜33、34のみからなる遮断領域を設けてもよい。この場合、図6の半導体レーザ素子は、最高光出力値の極端な低下がなく、半導体レーザチップ1の信頼性が高いのはいうまでもない。

【0066】(実施の形態2) 本実施の形態2の半導体レーザ素子は、上記実施の形態1の半導体レーザ素子の両端部の反射率を互い異なせたものである。すなわち、本実施の形態2の半導体レーザ素子の両端部は反射率非対称になっている。このような半導体レーザ素子は、通常、高出力レーザに用いられ、低反射の膜は単層、高反射の膜は多層構造であるのが一般的である。

【0067】例えば、光出力が約20mW以上的高出力レーザの場合、一般的には主出射面側からの光出力を高くするため、主出射面側を低反射、その主出射面とは反対側の後側を高反射となるよう設計している。この場合、保護膜材料としてAl<sub>2</sub>O<sub>3</sub>およびSiを用いながら、主出射面側の保護膜はAl<sub>2</sub>O<sub>3</sub>の単層膜で形成し、その保護膜の反射率が約15%以下の低反射となるように設計するのが一般的である。すなわち、Al<sub>2</sub>O<sub>3</sub>膜の屈折率を1.60とし、レーザチップの屈折率を3.50とし、発振波長をλ=7800Åとして計算すると、反射率が約15%以下に対応する保護膜の膜厚は約700Å~1600Åとなる(図10参照)。

【0068】図7(a)~(c)に、本発明の実施の形態2の半導体レーザ素子の製造方法の工程図を示し、図8に、上記半導体レーザ素子の模式断面図を示す。また、図7(a)~(c)、図8において、図3(a)~(c)、図5に示した構成部と同一構成部は、図3

(7)

11

(a) ~ (c), 図5の参照番号と同一参照番号を付して説明を省略するか、あるいは、簡単に説明する。

【0069】図7(a) ~ (c)において主射出面側のSi薄膜27および保護膜23の成膜方法は、上記実施の形態1と全く同様である。この主射出面側の保護膜23を成膜した後、図13に示す回転ホルダー173を180°反転させて、主射出面とは反対側に多層高反射保護膜44を設ける。この多層高反射保護膜44は、第1層44a、第2層44b、第3層44c、第4層44dおよび第5層44eからなっている。上記第1層44a、第3層44cは厚さ $\lambda/4$ に相当するAl<sub>2</sub>O<sub>3</sub>膜であり、第2層44b、第4層44dは厚さ $\lambda/4$ に相当するSi膜であり、第5層44eは厚さ $\lambda/2$ に相当するAl<sub>2</sub>O<sub>3</sub>膜である。これにより、上記多層高反射保護膜44の反射率は約85%以上の高反射率となる。

【0070】図7(a) ~ (c)の製造工程により製造された本実施の形態2の半導体レーザー素子は、図8に示すように、半導体レーザーチップ1の後側のSi薄膜27上に、第1層34a ~ 第5層34eからなる多層高反射保護膜34を有する。上記第1層34a、第3層34cは厚さ $\lambda/4$ に相当するAl<sub>2</sub>O<sub>3</sub>膜であり、第2層34b、第4層34dの厚さ $\lambda/4$ に相当するSi膜であり、第5層34eは厚さ $\lambda/2$ に相当するAl<sub>2</sub>O<sub>3</sub>膜である。これにより、上記多層高反射保護膜34の反射率は約85%以上の高反射率となる。

【0071】(実施の形態3) 本実施の形態3では、上記実施の形態1において説明したレーザーバー固定装置50の改善を図っている。

【0072】図9に、本実施の形態3のレーザーバー固定装置60の斜視図を示す。また、図9において、図1に示した構成部と同一構成部は、図1の参照番号と同一参照番号を付して説明を省略するか、あるいは、簡単に説明する。

【0073】上記レーザーバー固定装置60は、図9に示すように、遮蔽壁52と遮蔽壁52との間に設けられ、レーザーバー21をセットする平坦部61を備えている。この平坦部61には、レーザーバー21を吸着固定するための真空吸着孔63を設けている。

【0074】例えば、厚いGaAs層を有するウェハを分割することによって、複数のレーザーバー21を得た場合、レーザーバー21に反りが発生する場合がある。この場合でも、上記レーザーバー21を平坦部61に吸着固定することにより、レーザーバー21の反りを抑えることが可能となり、上記実施の形態1、2においても、レーザーバー21の全端面部に、確実にSi薄膜27、28を形成できる。

【0075】また、上記実施形態1、3において説明したレーザーバー固定装置50、60において、平坦部51、61の幅Wは、半導体レーザーチップの共振器長に約50 $\mu$ m ~ 80 $\mu$ mを加えた値の範囲であることが望ま

12

しい。

【0076】上記平坦部51、61の幅Wが80 $\mu$ mを超える場合、図3(a)に示す光射出端面21a、21bの下部21a'、21b'へのSiの回り込み量が増え、下部21a'、21b'上に積層するSi薄膜の膜厚も20Å程度になることがある。この場合、上記全面電極26の金が、半導体レーザーチップ21の活性層22(発光点)まで拡散してしまうことがある。

【0077】また、上記平坦部51、61の幅Wが50 $\mu$ m未満の場合、余裕度が少ないため、平坦部51、61へのレーザーバー21のセット作業が困難になると共に、レーザーバー21の光射出端面21a、21bを傷つけ易くなってしまふ。

【0078】以上、本発明を実施の形態1 ~ 3にしたがって説明したが、本発明で使用するSiの純度については、99.99%以上のものが望ましい。

【0079】また、端面保護膜の材料としてAl<sub>2</sub>O<sub>3</sub>だけでなく、SiO<sub>2</sub>、TiO<sub>2</sub>等を用いてもよい。

【0080】

【発明の効果】以上より明らかなように、本発明の半導体レーザー素子によれば、Si薄膜の活性層を覆う部分と、上記半導体レーザーチップの下面との間に存在するSi薄膜の部分の膜厚が、その活性層を覆う部分の膜厚より薄くなっているから、Si薄膜の活性層を覆う部分へ向かう全面電極の構成元素の拡散を抑制することができ、最高光出力値の極端な低下を防ぎ、半導体レーザーチップの信頼性を向上させることができる。

【0081】また、本発明の半導体レーザー素子によれば、Si薄膜の活性層を覆う部分と、半導体レーザーチップの下面との間に、保護膜のみからなる遮断領域を設けているので、Si薄膜の活性層を覆う部分へ向かう全面電極の構成元素の拡散を遮断して、最高光出力値の極端な低下を防ぎ、半導体レーザーチップの信頼性を向上させることができる。

【図面の簡単な説明】

【図1】 図1(a)は本発明の実施の形態1のレーザーバー固定装置の斜視図であり、図1(b)はそのレーザーバー固定装置の模式断面図である。

【図2】 図2はCVD成膜装置の模式断面図である。

【図3】 図3(a) ~ (c)は本発明の実施の形態1の半導体レーザー素子の製造方法の工程図である。

【図4】 図4(a)、(b)は不要なSi薄膜の除去方法を説明するための図である。

【図5】 図5は上記実施の形態1の半導体レーザー素子の模式断面図である。

【図6】 図6は上記実施の形態1の半導体レーザー素子の変形例の模式断面図である。

【図7】 図7(a) ~ (c)は本発明の実施の形態2の半導体レーザー素子の製造方法の工程図である。

【図8】 図8は上記実施の形態2の半導体レーザー素子

(8)

13

の模式断面図である。

【図9】 図9は本発明の実施の形態3のレーザバー固定装置の斜視図である。

【図10】 図10は従来の半導体レーザ素子の模式断面図である。

【図11】 図11は保護膜の反射率と保護膜の膜厚との関係のグラフを示す図である。

【図12】 図12は他の従来の半導体レーザ素子の模式断面図である。

【図13】 図13は半導体レーザウェハの斜視図である。


【図14】 図14は図13の半導体レーザウェハの分割後の斜視図である。

【図15】 図15は従来のレーザバー固定装置の斜視図である。


【図16】 図16は真空蒸着装置の模式断面図である。

【図17】 図17は図12の半導体レーザ素子の変形例を示す図である。

【図1】



(b)



14

【図18】 図18(a)は図17の半導体レーザ素子の斜視図であり、図18(b)はその半導体レーザ素子の模式断面図である。

【図19】 図19(a)～(b)は蒸着中の加熱による金の拡散を説明するための図である。

【図20】 図20(a), (b)は最高光出力値の示すグラフを示す図である。

【符号の説明】

1 半導体レーザチップ

2 活性層

1a, 1b 光出射端面

3, 4, 13, 14 保護膜

6 全面電極


7, 8 Si 薄膜

34 多層高反射保護膜


7a, 8a Si 薄膜の活性層を覆う部分

7b, 8b 活性層を覆う部分と半導体レーザチップの下面との間のSi 薄膜の部分

【図2】




【図5】




(9)


【図3】




【図4】




【図15】



【図6】




【図7】




44

(10)


【図8】




【図9】




【図10】




【図11】



【図12】




【図13】




(11)


【図14】




【図16】



【図17】




【図18】



(12)

【図19】



【図20】

